在過去十年當中學術界廣泛地尋求取代SRAM的非揮發式記憶體，而STT-MRAM被視為取代SRAM最有效的新興記憶體之一。為提升單一記憶體細胞可儲存的位元數，STT-MRAM由原先每個記憶體細胞只能儲存一個位元 (Single-Level Cell, SLC)，提升到每個細胞能夠儲存兩個位元 (Multi-Level Cell, MLC) 的記憶體細胞技術。然而 MLC STT-MRAM 會有兩步驟轉移 (Two-Step Transition) 的問題需克服，兩步驟轉移的產生，主要是由於在部分細胞狀態轉移過程中，需使用兩次的寫入操作才能完成，因此會造成細胞可靠度 (Reliability) 與使用壽命 (Lifetime) 的大幅降低，同時增加功率消耗與降低操作速度，為克服MLC STT-MRAM兩步驟轉移所帶來的缺點，本作品將提出完全無需兩步驟轉移的技術，藉由對輸入資料進行三進制編碼及三進制值雙狀態 (Dual State) 的指定，可達到 100% 消除兩步驟轉移的效果，我們提出此兩步驟轉移零化 (Zeroization) 的演算法、設計流程以及對應的硬體架構設計，同時以 FPGA 發展平台來驗證我們所提技術的軟硬體需求與效果，依據初步實驗的結果，我們可有效的提升 MLC STT-MRAM 的可靠度與使用壽命，同時大幅降低功率消耗與提升操作速度，而所需額外的硬體成本非常低，幾乎可以忽略。
|
專利行銷平台
