國立台灣科技大學-專利商品網-專利推廣清單-應用於感測器邊緣端之可重組認知運算陣列

●

技術名稱 Technology

●

發明人 Inventor

彭盛裕, 吳宜恒, 林亭汝, 劉羿君, 陳俊叡, 鄭永其, 李修竹,

●

所有權人 Asignee

國立臺灣科技大學

●

專利國家 Country	申請號 Application No.	專利號 Patent No.	中心案號 Serial No.	年費有效日期
中華民國	112137919	I 903244	1110037TW0	2028/10/31

點閱數：384

技術摘要：

本專利提出一將電流分流器與傳統6T-SRAM相結合後所組成的新儲存單位四象限電流分流器(FQC-DAC)，並以此組成記憶體運算陣列。再將記憶體運算陣列、可調式激活函數與傳輸/接收埠結合，實現認知運算陣列。FQC-DAC可儲存數位值且將其轉換成類比電流，並可選擇以有符數或是無符數表示。藉由兩FQC-DAC可完成兩數位值的相乘，其運算結果為一電流，因此可以利用電流鏡進行平行運算並利用KCL將多個乘法結果相加，在單位時間內平行完成大量MAC。因運算結果為電流，所以可直接輸出不須經由ADC解碼，利用此特性將計算結果輸入至類比激活函數電路，從而實現硬體的神經網路全連接層(Fully Connected Layer)。再藉由傳輸/接收埠可將一晶片之輸出作為另一晶片之輸入，使其具跨晶片之可重組性。

相關圖片：